گزارش های آزمایشگاه معماری
آزمایش اول - IC 7495
ü این آی‌سی یک ثبات انتقالی (انتقال به چپ و یا به راست) چهار بیتی با بار شدن موازی است.
ü این آی‌سی در دو حالت قابل استفاده است؛ چنانچه پایه 6 (یعنی Mode) به منطق Low متصل شود به معنی Shift Register و اگر به منطق High وصل شود به منزله‌ی Parallel Load می‌باشد.
ü از این پس هنگام استفاده از این آی‌سی در آزمایشگاه معماری کامپیوتر، نکات زیر را رعایت می‌کنیم:
o
توضیحات
پایه‌های 1 و 9
بدون استفاده (Disabled)
o پایه 6
High
o پایه 8
Clock
ü Latch چنانچه به صورت ورودی بکار رود، به Selector Keys متصل می‌شود.
ü Latch چنانچه به صورت خروجی بکار رود، به LED متصل می‌شود.
4-Bit Parallel-Access Shift Register
« جدول توابع »
آزمایش دوم - IC 74125
ü این آی‌سی یک بافر سه حالته چهار بیتی (متشکل از چهار بافر مستقل تک بیتی) است و در آن ورودی هر چه باشد در خروجی ظاهر می‌شود.
ü جهت جلوگیری از تداخل اطلاعات در گذرگاه، از بافر سه حالته استفاده می‌شود.
ü ورودی به کمک پایه Enable وارد بافر می‌شود؛ اگر بافر در حالت Enable باشد، اما هیچ ورودی از گذرگاه مشترک وارد آن نشود پدیده High Impedance اتفاق می‌افتد.
Quadruple BUS Buffer with Three-State Outputs
« جدول توابع »
Output Inputs
Y A
H H L
L L L
Z
H
1) طراحی با استفاده از Decoder :
2) طراحی با استفاده از دریچه‌های منطقی :
سؤال - کدام روش بهتر است؟ چرا؟
ü طراحی با استفاده از Decoder بهتر است؛ زیرا انعطاف‌پذیری بیشتری دارد و حالات بیشتری را نیز می‌تواند پشتیبانی کند.
word: نوع فایل
سایز:377 KB
تعداد صفحه:18
گزارش های آزمایشگاه معماری