نوع فایل: word
قابل ویرایش 90 صفحه
مقدمه:
باز پیکرپذیری دینامیکی قابلیتی است که در آن تمام ساختار تراشه و یا قسمتی از آن می توانند در حین ادامه کار بقیه قسمتهای تراشه و بدون اینکه خللی در کار قسمتهای دیگر پیش بیاید، پیکربندی خود را تغییر داده و به ساختار مورد نظر تبدیل شوند.
ممکن است لازم نباشد کل ساختار تراشه تغییر کند که در این حالت می توان از روش بازپیکرپذیری جزئی دینامیکی استفاده کرد که در این روش فقط بخشی از تراشه که مورد نظر می باشد تغییر ساختار خواهد داد. این روش سرعت پیکربندی مجدد را به میزان قابل توجهی کاهش خواهد داد.
از مزایای این روش می توان به موارد زیر اشاره کرد :
استفاده مشترک از سخت افزار برای کاربردهای متفاوت و در نتیجه کاهش حجم سخت افزار
به کارگیری سیستمهای هوشمند برای تغییر ساختار یک طرح در مواقع لزوم و بدون نیاز به برنامه ریزی مجدد، بخصوص در مواردی که امکان حضور انسان وجود ندارد.
امکان تغییر ساختار یک طرح از راه دور یا از طریق شبکه های اینترنت یا اینترانت.
از محدودیت های این روش می توان به زمان لازم برای پیکربندی مجدد تراشه اشاره کرد که برای استفاده از این روش سرعت دریافت اطلاعات باید به گونه ای باشد که زمان کافی برای پردازش و تغییر ساختار را در اختیار ما بگذارد.
این پایاننامه در ادامه پایاننامه کارشناسی ارشد آقای مهدی ثمین با عنوان طراحی و پیاده سازی یک سیستم چند پردازنده ای برای کدگشایی اطلاعات MP3 [1]، انجام گردیده و در چهار فصل تنظیم گردیده است. در فصل اول نگاهی خواهیم داشت به کارهای انجام شده در این زمینه و ذکر مطالب بدست آمده از مطالعه این منابع. در فصل دوم یعنی مواد و روشها، بیشتر به روش های اجرای این پروژه و ابزارهای موجود خواهیم پرداخت. در فصل سوم نتایج بدست آمده از قبیل زمان اجرا و فضای اشغال شده در تراشه را مورد بررسی قرار خواهیم داد. فصل چهارم نیز شامل نتیجه گیری های نهایی و پیشنهاداتی برای کارهای مرتبط در این زمینه و در ادامه این پروژه خواهد بود.
فهرست مطالب:
مقدمه
فصل اول : بررسی منابع
MP3_decoder
بازپیکرپذیری دینامیکی
ابزارهای پیاده سازی سطح پایین
روش پیاده سازی ماجولار ( ( Module Based
بازپیکرپذیری دینامیکی در تراشه های Virtex-II
بازپیکرپذیری دینامیکی در تراشه های Virtex_4
فصل دوم : مواد و روش ها
2-1- کدگشایی (MP3 decoding) MP3
2-1-1- رشته بیتی MP3
2-1-2- Synchronizer
2-1-3- Huffman Decoder
2-1-4- Requantizer
2-1-5- Reordering
2-1-6- Alias Reduction
2-1-7- (Inverse Modified Cosine Transform) IMDCT
2-1-8- Synthesis polyplase filterbank
2-1-9- I2S
2-2- ارتباط از طریق باس ماکرو
2-3- روش پیاده سازی و ابزارهای موجود
2-3-1- روش پیاده سازی
2-3-2- ابزارهای موجود
2-4- پیاده سازی MP3_Decoder با استفاده از روش بازپیکرپذیری دینامیکی
2-4-1- مرحله آماده سازی اولیه
2-4-2- باس ماکروهای اسلایسی
2-4-3- مرحله ماجول فعال
2-4-4- مرحله گردآوری نهایی
فصل سوم : نتایج و بحث
3-1- محاسبه زمان لازم برای پیکربندی مجدد
3-2- نتایج نهایی
3-3- طراحی مدار واسط
فصل چهارم : نتیجه‌گیری و پیشنهادات
منابع مورد استفاده
پیوست (الف)
پیوست (ب)
فهرست شکل ها:
1- باس ماکرو و نحوه قرار گرفتن بین دو ماجول
2- ساختار بلوک پورت دسترسی پیکربندی داخلی
3- شمای کلی طرح دارای ماجول بازپیکرپذیر
4- باس ماکرو با استفاده از بافرهای سه حالته
5- باس ماکروهای اسلایسی
6- تقسیم بندی فریم
7- بلوک دیاگرام کدگشای MP3
8- تقسیم بندی اطلاعات یک فریم
9- تقسیم بندی 576 خط فرکانسی در طیف فرکانسی
10- نمونه ای ازیک ساختار درختی
11- نحوه مرتب سازی یک زیر باند Short
12- نحوه عملیات Alias Reduction
13- عملیات انجام گرفته روی بلوک Short
14- نحوه محاسبه IMDCT به روش مستقیم
15- ساختار کامل عملیات انجام گرفته در بلوک IMDCT
16- محل قرار گرفتن باس ماکروها
17- ساختار دایرکتوری مناسب
18- دیاگرام مراحل طراحی
19- طرح سطح بالا دارای 14 بلوک
20- طرح سطح بالا دارای 2 بلوک ثابت و بازپیکر پذیر
21- نواحی کلاک تراشه Virtex_4_LX25
22- باس ماکروی اسلایسی 8 بیتی
23- بلوک Antialias بعد از مرحله ماجول فعال
24- بلوک IMDCT بعد از مرحله ماجول فعال
25- بلوک FIX بعد از مرحله ماجول فعال
26- ترکیب بلوک FIX و Antialias بعد از مرحله گردآوری نهایی
27- ترکیب بلوک FIX و IMDCT بعد از مرحله گردآوری نهایی
28- بورد استفاده شده برای پیاده سازی
29- امکانات و قسمتهای مختلف روی بورد
30- شمای کلی از برنامه نوشته شده در نرم افزار LAB VIEW
31- مدار واسط طراحی شده برای ارتباط بورد با کامپیوتر از طریق پورت موازی
منابع
منابع و مأخذ:
1- ثمین، مهدی. 1384. طراحی و پیاده سازی یک سیستم چند پردازنده ای برای کدگشایی اطلاعات MP3 . پایاننامه کارشناسی ارشد، دانشکده مهندسی برق و کامپیوتر، دانشگاه تبریز
[2]- ISO/IEC 11 172-3, “Information technology - Coding of moving pictures and associated audio for digital storage media at up to about 1,5 Mbit/s - Part 3: Audio,” .rst edition, Aug. 1993.
[3]- Lagerstrom, K., 2001, Design and Implementation of an MPEG-I Layer III Audio Decoder, Master’s thesis, Chalmers university of Technology, Gothenburg, Sweden.
[4]- Brandenburg, K. and Popp, H., 2000, An Introduction to MPEG Layer-3, Fraunhofer Institute,EBU Technical Review, June.
[5]- Sedcole, N. P., 2006, Reconfigurable Platform-Based Design in FPGAs for Video Image Processing, Ph.D. Thesis, Imperial College of London
[6]- Bobda, C., Ahmadinia, A., Rajesham, M., Majer, M., 2005, Partial Configuration Design and Implementation Challenges on Xilinx Virtex FPGAs, System Aspects in Organic and Pervasive Computing Workshop, Proceedings -Dynamically Reconfigurable Systems, Self Organization - and Emergence, March 14-17, Innsbruck, Austria, pp. 61-66,
[7]- Mesquita, D., Moraes, F., Palma, J., Moller, L., Galazans, N., 2003, Remote and Partial Reconfiguration of FPGAs : Tools and Trends, Parallel and Distributed Processing Symposium, April 22-26 Proceeding. International .
[8]- Xilinx, Inc. 2004, Two Flows for Partial Reconfiguration : Module Based and Difference Base, Xilinx ApplicationNotes, XAPP290,Version1.2
[9]- Dolin, A., 2005, New Tools for FPGA Dynamic Reconfiguration, Xilinx Research,
[10]- Defossez, M., 2005, Embedded Computing and Partial Reconfiguration , Xilinx Research.
[11]- Xilinx, Inc. 2005, Xilinx ISE 8.1 Development System Reference Guide.
[12]- Xilinx, Inc. 2006, Virtex-4 Configuration Guide(UG 071).
[13]- Xilinx, Inc. 2006, Virtex-4 User Guide(UG 070).
[14]- Jorge Scandaliaris et al.: Automatic Partitioning Tool, deliverable D4.1a, RECONF2, 2002 [available online: http://www.reconf.org]
[15]- Guccione, S., Levi, V., and Sundararajan, P., 1999, JBits: Java Based Interface for Reconfigurable Computing, Proceedings Military and Aerospace Applications of Programmable Devices and Technologies International Conference.
[16]- Poetter, A., Hunter, J., Patterson, C., Athanas, P., Nelson, B., Steiner, N., 2004 , JHDLBits: The Merging of Two Worlds, Proceedings
Field-Programmable Logic and Applications.
[17]- Horta, E. L., Lockwood, J. W., 2004, Automated Method to Generate Bitstream Intellectual Property Cores for Virtex FPGAs, Proceedings Field-Programmable Logic and Applications.
پروژه طراحی و پیاده‌سازی یک ساختار بازپیکرپذیر دینامیکی برای MP3_Decoder روی یک (FPGA). doc
